Halvlederpakking har utviklet seg fra tradisjonelle 1D PCB-design til banebrytende 3D hybridbinding på wafernivå. Denne utviklingen tillater sammenkoblingsavstand i området med ensifret mikron, med båndbredder på opptil 1000 GB/s, samtidig som høy energieffektivitet opprettholdes. Kjernen i avanserte halvlederpakkingsteknologier er 2,5D-pakking (der komponenter plasseres side om side på et mellomlag) og 3D-pakking (som involverer vertikal stabling av aktive brikker). Disse teknologiene er avgjørende for fremtiden til HPC-systemer.
2.5D-pakketeknologi involverer ulike mellomlagsmaterialer, hver med sine egne fordeler og ulemper. Mellomlag av silisium (Si), inkludert fullt passive silisiumskiver og lokaliserte silisiumbroer, er kjent for å tilby de beste ledningsegenskapene, noe som gjør dem ideelle for høyytelsesdatabehandling. De er imidlertid kostbare når det gjelder materialer og produksjon, og har begrensninger i pakkeareal. For å redusere disse problemene øker bruken av lokaliserte silisiumbroer, og bruker strategisk silisium der fin funksjonalitet er kritisk, samtidig som det håndteres arealbegrensninger.
Organiske mellomlag, som bruker vifteformet plast, er et mer kostnadseffektivt alternativ til silisium. De har en lavere dielektrisk konstant, noe som reduserer RC-forsinkelse i pakken. Til tross for disse fordelene, sliter organiske mellomlag med å oppnå samme nivå av reduksjon av sammenkoblingsfunksjoner som silisiumbasert pakking, noe som begrenser deres bruk i høyytelses databehandlingsapplikasjoner.
Mellomlag i glass har fått betydelig interesse, spesielt etter Intels nylige lansering av glassbasert testkjøretøyemballasje. Glass tilbyr flere fordeler, som justerbar termisk utvidelseskoeffisient (CTE), høy dimensjonsstabilitet, glatte og flate overflater og evnen til å støtte panelproduksjon, noe som gjør det til en lovende kandidat for mellomlag med ledningsmuligheter sammenlignbare med silisium. Bortsett fra tekniske utfordringer, er imidlertid den største ulempen med mellomlag i glass det umodne økosystemet og den nåværende mangelen på storskala produksjonskapasitet. Etter hvert som økosystemet modnes og produksjonskapasiteten forbedres, kan glassbaserte teknologier innen halvlederemballasje se ytterligere vekst og adopsjon.
Når det gjelder 3D-pakketeknologi, er Cu-Cu bump-less hybridbinding i ferd med å bli en ledende innovativ teknologi. Denne avanserte teknikken oppnår permanente sammenkoblinger ved å kombinere dielektriske materialer (som SiO2) med innebygde metaller (Cu). Cu-Cu hybridbinding kan oppnå avstander under 10 mikron, vanligvis i ensifret mikronområde, noe som representerer en betydelig forbedring i forhold til tradisjonell mikro-bump-teknologi, som har bump-avstander på omtrent 40-50 mikron. Fordelene med hybridbinding inkluderer økt I/O, forbedret båndbredde, forbedret 3D vertikal stabling, bedre energieffektivitet og reduserte parasittiske effekter og termisk motstand på grunn av fravær av bunnfylling. Denne teknologien er imidlertid kompleks å produsere og har høyere kostnader.
2,5D- og 3D-emballasjeteknologier omfatter ulike emballasjeteknikker. I 2,5D-emballasje kan den, avhengig av valg av mellomlagsmaterialer, kategoriseres i silisiumbaserte, organisk baserte og glassbaserte mellomlag, som vist i figuren ovenfor. I 3D-emballasje har utviklingen av mikro-bump-teknologi som mål å redusere avstandsdimensjonene, men i dag, ved å ta i bruk hybridbindingsteknologi (en direkte Cu-Cu-forbindelsesmetode), kan man oppnå ensifrede avstandsdimensjoner, noe som markerer betydelig fremgang innen feltet.
**Viktige teknologiske trender å følge med på:**
1. **Større mellomlagsområder:** IDTechEx spådde tidligere at på grunn av vanskeligheten med at mellomlag av silisium overstiger en grense på 3x retikkelstørrelse, vil 2,5D silisiumbroløsninger snart erstatte mellomlag av silisium som det primære valget for pakking av HPC-brikker. TSMC er en stor leverandør av mellomlag av 2,5D silisium for NVIDIA og andre ledende HPC-utviklere som Google og Amazon, og selskapet annonserte nylig masseproduksjon av sin første generasjons CoWoS_L med en 3,5x retikkelstørrelse. IDTechEx forventer at denne trenden vil fortsette, med ytterligere fremskritt som diskuteres i rapporten som dekker store aktører.
2. **Panel-nivåpakking:** Pakkelering på panelnivå har blitt et viktig fokus, noe som ble fremhevet på Taiwan International Semiconductor Exhibition i 2024. Denne pakkemetoden tillater bruk av større mellomlag og bidrar til å redusere kostnader ved å produsere flere pakker samtidig. Til tross for potensialet, må utfordringer som håndtering av vridning fortsatt tas tak i. Den økende fremtredende plassen gjenspeiler den økende etterspørselen etter større, mer kostnadseffektive mellomlag.
3. **Mellomliggende lag i glass:** Glass fremstår som et sterkt kandidatmateriale for å oppnå finkabling, sammenlignbart med silisium, med ytterligere fordeler som justerbar CTE og høyere pålitelighet. Mellomliggende lag i glass er også kompatible med panelnivåpakking, noe som gir potensial for kabling med høy tetthet til mer håndterbare kostnader, noe som gjør det til en lovende løsning for fremtidige pakketeknologier.
4. **HBM Hybrid Bonding:** 3D kobber-kobber (Cu-Cu) hybridbinding er en nøkkelteknologi for å oppnå ultrafin vertikal sammenkobling mellom brikker. Denne teknologien har blitt brukt i diverse avanserte serverprodukter, inkludert AMD EPYC for stablede SRAM og CPUer, samt MI300-serien for stabling av CPU/GPU-blokker på I/O-brikker. Hybridbinding forventes å spille en avgjørende rolle i fremtidige HBM-fremskritt, spesielt for DRAM-stabler som overstiger 16-Hi- eller 20-Hi-lag.
5. **Sammepakkede optiske enheter (CPO):** Med den økende etterspørselen etter høyere datagjennomstrømning og energieffektivitet har optisk sammenkoblingsteknologi fått betydelig oppmerksomhet. Sampakkede optiske enheter (CPO) er i ferd med å bli en nøkkelløsning for å forbedre I/O-båndbredden og redusere energiforbruket. Sammenlignet med tradisjonell elektrisk overføring tilbyr optisk kommunikasjon flere fordeler, inkludert lavere signaldemping over lange avstander, redusert krysstalefølsomhet og betydelig økt båndbredde. Disse fordelene gjør CPO til et ideelt valg for dataintensive, energieffektive HPC-systemer.
**Viktige markeder å følge med på:**
Det primære markedet som driver utviklingen av 2,5D- og 3D-pakketeknologier er utvilsomt sektoren for høyytelsesdatabehandling (HPC). Disse avanserte pakkemetodene er avgjørende for å overvinne begrensningene i Moores lov, og muliggjøre flere transistorer, minne og sammenkoblinger innenfor en enkelt pakke. Nedbrytningen av brikker muliggjør også optimal utnyttelse av prosessnoder mellom ulike funksjonelle blokker, for eksempel å separere I/O-blokker fra prosesseringsblokker, noe som ytterligere forbedrer effektiviteten.
I tillegg til høyytelsesdatabehandling (HPC) forventes det også at andre markeder vil oppnå vekst gjennom bruk av avanserte pakketeknologier. Innen 5G- og 6G-sektorene vil innovasjoner som pakkeantenner og banebrytende chipløsninger forme fremtiden for arkitekturer for trådløse tilgangsnettverk (RAN). Autonome kjøretøy vil også dra nytte av dette, ettersom disse teknologiene støtter integreringen av sensorsuiter og dataenheter for å behandle store mengder data, samtidig som de sikrer sikkerhet, pålitelighet, kompakthet, strøm- og varmestyring og kostnadseffektivitet.
Forbrukerelektronikk (inkludert smarttelefoner, smartklokker, AR/VR-enheter, PC-er og arbeidsstasjoner) fokuserer i økende grad på å behandle mer data på mindre steder, til tross for større vekt på kostnader. Avansert halvlederpakking vil spille en nøkkelrolle i denne trenden, selv om pakkemetodene kan avvike fra de som brukes i HPC.
Publisert: 07. oktober 2024